UVM Verification Engineer
YADRO · Москва, Санкт-Петербург, Нижний Новгород, Екатеринбург, Минск
- Зарплата
- 150 000 – 400 000 ₽
- Грейд
- Junior/middle/senior
- Формат
- Удалённо / Офис / Гибрид
- Занятость
- Полная
- Категория
- Программист
Контакт HR — бесплатно после входа
Войдите через Telegram — покажем, кому писать напрямую. Без резюме и анкет.
Описание
• Вакансия: UVM Verification Engineer
• Компания: YADRO
• Грейд: junior/middle/senior
• Формат работы: удаленка, гибридный, офис: Москва, Санкт-Петербург, Нижний Новгород, Екатеринбург, Минск
• Уровень ЗП: от 150 000 до 400 000 gross (зависит от грейда)
Основные задачи:
• Разработка и реализация верификационных планов.
• Разработка, интеграция и поддержка автоматизированных тестовых окружений на UVM для IP/SoC.
• Подключение, конфигурация и использование готовых VIP для стандартных интерфейсов.
• Создание тестовых сценариев, тестов и системных стимулов для функционального тестирования.
• Написание SVA и функционального покрытия, анализ результатов.
• Интеграция модульных сред на системный уровень, постановка и поддержка регрессионного тестирования.
• Локализация и анализ ошибок на всех уровнях (от блока до системы) в сотрудничестве с командами разработки.
• Взаимодействие с архитекторами, RTL-инженерами и программистами для обеспечения качества продукта.
Мы ждем от кандидата:
• Опыт работы от 2 лет в области верификации цифровых схем или разработки RTL, включая академический опыт.
• Хорошее знание Verilog/SystemVerilog и практический опыт построения тестовых окружений.
• Опыт с RTL-симуляторами (VCS, Xcelium, QuestaSim).
• Опыт работы в Linux-окружении и с системами контроля версий (Git).
• Навыки написания и отладки скриптов для автоматизации задач (Python/Perl/Tcl/Shell).
• Понимание основ цифровой схемотехники и принципов функциональной верификации.
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
Будет плюсом:
• Опыт работы с высокоскоростными интерфейсам (1G Ethernet, PCIe, SATA, USB, DDR3) и/или VIP для них.
• Использование формальной верификации.
• Умение работать с FPGA Xilinx.
• Знание языков программирования С/С++ или ASM.
• Знания в области цифровой обработки сигналов (DSP).
• Опыт работы с DPI.
• Знакомство с современными AMBA-интерфейсами (AXI4/5, AHB, AXI-Lite, AXI-Stream).
• Знакомство с PyUVM, cocotb.
• Понимание пирамиды тестирования, стратегии покрытия.
• Опыт работы с Jira и Confluence.
Подробнее о вакансии и откликнуться тут
Контакт для связи: контакт скрыт
• Компания: YADRO
• Грейд: junior/middle/senior
• Формат работы: удаленка, гибридный, офис: Москва, Санкт-Петербург, Нижний Новгород, Екатеринбург, Минск
• Уровень ЗП: от 150 000 до 400 000 gross (зависит от грейда)
Основные задачи:
• Разработка и реализация верификационных планов.
• Разработка, интеграция и поддержка автоматизированных тестовых окружений на UVM для IP/SoC.
• Подключение, конфигурация и использование готовых VIP для стандартных интерфейсов.
• Создание тестовых сценариев, тестов и системных стимулов для функционального тестирования.
• Написание SVA и функционального покрытия, анализ результатов.
• Интеграция модульных сред на системный уровень, постановка и поддержка регрессионного тестирования.
• Локализация и анализ ошибок на всех уровнях (от блока до системы) в сотрудничестве с командами разработки.
• Взаимодействие с архитекторами, RTL-инженерами и программистами для обеспечения качества продукта.
Мы ждем от кандидата:
• Опыт работы от 2 лет в области верификации цифровых схем или разработки RTL, включая академический опыт.
• Хорошее знание Verilog/SystemVerilog и практический опыт построения тестовых окружений.
• Опыт с RTL-симуляторами (VCS, Xcelium, QuestaSim).
• Опыт работы в Linux-окружении и с системами контроля версий (Git).
• Навыки написания и отладки скриптов для автоматизации задач (Python/Perl/Tcl/Shell).
• Понимание основ цифровой схемотехники и принципов функциональной верификации.
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
Будет плюсом:
• Опыт работы с высокоскоростными интерфейсам (1G Ethernet, PCIe, SATA, USB, DDR3) и/или VIP для них.
• Использование формальной верификации.
• Умение работать с FPGA Xilinx.
• Знание языков программирования С/С++ или ASM.
• Знания в области цифровой обработки сигналов (DSP).
• Опыт работы с DPI.
• Знакомство с современными AMBA-интерфейсами (AXI4/5, AHB, AXI-Lite, AXI-Stream).
• Знакомство с PyUVM, cocotb.
• Понимание пирамиды тестирования, стратегии покрытия.
• Опыт работы с Jira и Confluence.
Подробнее о вакансии и откликнуться тут
Контакт для связи: контакт скрыт
- systemverilog
- verilog
- uvm
- ip/soc
- vip
- sv
- linux
- git
- python
- perl
- tcl
- shell
- rtl
- vcs
- xcelium
- questasim
- 1g ethernet
- pci-e
- sata
- usb
- ddr3
- dpi
- amba
- axi4
- ahb
- axi-lite
- axi-stream
- pyuvm
- cocotb
- jira
- confluence
- c
- cpp
- asm
- dsp
Оценка вакансии
100/100 · отлично
- Оценка описания недоступна
- Зарплатная вилка указана
- Компания и проект описаны
- Контакт HR подтверждён
- Стек описан подробно
- Формат работы понятен
Похожие вакансии
Engineering Manager, Blockchain
AI-балл 64/100Anchorage Digital · Portugal
LeadУдалённоgorusttypescript
Oracle Developer
AI-балл 55/10085 000 – 130 000 ₽
JuniorУдалённоoracleplsqlsql
Программист
AI-балл 31/100pythonjavascripttelegram
Программист
AI-балл 14/100pythonjavascripttelegram_bot
Senior Fullstack Engineer (React + Golang)
AI-балл 60/100Kake
SeniorУдалённоreactgolangaws